( en | de | ru )

 

Disambiguierung von "Choi, Ken"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Novel 8-T CNFET SRAM cell design for the future ultra-low power microelectronics.

, , , und . ISOCC, Seite 243-244. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ken Lau

Ken Endo

Ken Herrmann

Ken Heydolph

Ken Eckstein

 

Weitere Publikationen von Autoren mit dem selben Namen

Soft error tolerant latch design with low cost for nanoelectronic systems., und . ISCAS, Seite 1572-1575. IEEE, (2012)Hardware-efficient VLSI implementation for 3-parallel linear-phase FIR digital filter of odd length., und . ISCAS, Seite 998-1001. IEEE, (2012)Artificial neural network implementation in FPGA: A case study., , und . ISOCC, Seite 297-298. IEEE, (2016)Novel 8-T CNFET SRAM cell design for the future ultra-low power microelectronics., , , und . ISOCC, Seite 243-244. IEEE, (2016)Effective algorithm for integrating clock gating and power gating to reduce dynamic and active leakage power simultaneously., , und . ISQED, Seite 74-79. IEEE, (2011)Hardware-efficient parallel FIR digital filter structures for symmetric convolutions., und . ISCAS, Seite 2301-2304. IEEE, (2011)System Level Power Reduction for YOLO2 Sub-modules for Object Detection of Future Autonomous Vehicles., , , , , und . ISOCC, Seite 151-155. IEEE, (2018)Power dissipation and area comparison of 512-bit and 1024-bit key AES., , , und . Comput. Math. Appl., 65 (9): 1378-1383 (2013)Ultra-low power and high speed design and implementation of AES and SHA1 hardware cores in 65 nanometer CMOS technology., , und . EIT, Seite 405-410. IEEE, (2009)Adaptive HCI-aware power gating structure., , und . ISQED, Seite 219-224. IEEE, (2010)