( en | de | ru )

 

Disambiguierung von "Wang, Chua-Chin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An 80MHz PLL with 72.7ps peak-to-peak jitter.

, , , und . Microelectron. J., 38 (6-7): 716-721 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wang- Chin Kim

Chin-hsien Wang

Stephanie Chua

Siewteen Chua

Modesto Chua

 

Weitere Publikationen von Autoren mit dem selben Namen

An SRAM design using dual threshold voltage transistors and low-power quenchers., , und . IEEE J. Solid State Circuits, 38 (10): 1712-1720 (2003)Design of an Inter-plane Circuit for Clocked PLAs., , , und . VLSI Design, 14 (4): 373-381 (2002)2×VDD 40-nm CMOS Output Buffer With Slew Rate Self-Adjustment Using Leakage Compensation., , und . IEEE Trans. Circuits Syst. II Express Briefs, 64-II (7): 812-816 (2017)A Self-Disabled Sensing Technique for Content-Addressable Memories., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 57-II (1): 31-35 (2010)A High-Precision CMOS Temperature Sensor with Thermistor Linear Calibration in the (-5 °C, 120 °C) Temperature Range., , und . Sensors, 18 (7): 2165 (2018)A 4-kb Low-Power SRAM Design With Negative Word-Line Scheme., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 54-I (5): 1069-1076 (2007)One-Time-Implantable Spinal Cord Stimulation System Prototype., , , und . IEEE Trans. Biomed. Circuits Syst., 5 (5): 490-498 (2011)Fuzzy data recall using polynomial bidirectional hetero-correlator., und . SMC, Seite 1940-1945. IEEE, (1998)A Signed Array Multiplier with Bypassing Logic., , , und . J. Signal Process. Syst., 66 (2): 87-92 (2012)A ROM-less DDFS Based on a Parabolic Polynomial Interpolation Method with an Offset., , , und . J. Signal Process. Syst., 64 (3): 351-359 (2011)