Autor der Publikation

Small-area high-accuracy ODT/OCD by calibration of global on-chip for 512M GDDR5 application.

, , , , , und . CICC, Seite 717-720. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 32 Gb/s Rx only equalization transceiver with 1-tap speculative FIR and 2-tap direct IIR DFE., , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)A 7.5Gb/s referenceless transceiver for UHDTV with adaptive equalization and bandwidth scanning technique in 0.13µm CMOS process., , , , und . ASP-DAC, Seite 89-90. IEEE, (2013)A 2-Gb/s/ch Data-Dependent Swing-Limited On-Chip Signaling for Single-Ended Global I/O in SDRAM., , und . IEEE Trans. Circuits Syst. II Express Briefs, 64-II (10): 1207-1211 (2017)A 7.5-Gb/s Referenceless Transceiver With Adaptive Equalization and Bandwidth-Shifting Technique for Ultrahigh-Definition Television in a 0.13- µm CMOS Process., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 61-II (11): 865-869 (2014)A 1-V 10-Gb/s/pin Single-Ended Transceiver With Controllable Active-Inductor-Based Driver and Adaptively Calibrated Cascaded-Equalizer for Post-LPDDR4 Interfaces., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 65-I (1): 331-342 (2018)25.3 A 1.35V 5.0Gb/s/pin GDDR5M with 5.4mW standby power and an error-adaptive duty-cycle corrector., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 434-435. IEEE, (2014)An 11 Gb/s 0.376 pJ/Bit Capacitor-Less Dicode Transceiver With Pattern-Dependent Equalizations TIA Termination for Parallel DRAM Interfaces., , und . IEEE Access, (2024)Segmented Match-Line and Charge-Sharing Based Low-Cost TCAM., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (12): 5104-5108 (2022)A 0.88-pJ/bit 28Gb/s quad-rate 1-FIR 2-IIR decision feedback equalizer with 21dB loss compensation in 65nm CMOS process., und . IEICE Electron. Express, 18 (18): 20210253 (2021)A 1.62-5.4-Gb/s Receiver for DisplayPort Version 1.2a With Adaptive Equalization and Referenceless Frequency Acquisition Techniques., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (10): 2691-2702 (2017)