( en | de | ru )

 

Disambiguierung von "Patil, Sharvil"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Continuous-time hybrid computation with programmable nonlinearities.

, , , , , , , und . ESSCIRC, Seite 279-282. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Pratap Patil

Nanoscopic metal fluoride based novel solid catalysts. HU Berlin, (2008)

Manohar Patil

Ganesh Patil

Nitin Patil

Naishadh Patil

 

Weitere Publikationen von Autoren mit dem selben Namen

Signal Encoding and Processing in Continuous Time Using a Cascade of Digital Delays., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (3): 1017-1030 (2019)22.2 A 700MHZ-BW -164dBFS/Hz-Small-Signal-NSD 703mW Continuous-Time Pipelined ADC with On-Chip Digital Reconstruction Achieving 3 using Digital Cancellation of DAC Errors., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 390-392. IEEE, (2024)Improved Implementation of CRL and SCRL Gates for Ultra Low Power., , und . ARTCom, Seite 123-125. IEEE Computer Society, (2009)A Novel Dynamic Current Boosting Technique for Enhancement of Settling Time and Elimination of Slewing of CMOS Amplifiers., , , , und . ARTCom, Seite 115-117. IEEE Computer Society, (2009)A 6.4-GS/s 1-GHz BW Continuous-Time Pipelined ADC with Time-Interleaved Sub-ADC-DAC Achieving 61.7-dB SNDR in 16-nm FinFET., , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Continuous-time hybrid computation with programmable nonlinearities., , , , , , , und . ESSCIRC, Seite 279-282. IEEE, (2015)A 1-MHz-Bandwidth Continuous-Time Delta-Sigma ADC Achieving >90dB SFDR and >80dB Antialiasing Using Reference-Switched Resistive Feedback DACs., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-2. IEEE, (2023)A 6.4-GS/s 1-GHz BW Continuous-Time Pipelined ADC With Time-Interleaved Sub-ADC-DAC Achieving 61.7-dB SNDR in 16-nm FinFET., , , , , , , und . IEEE J. Solid State Circuits, 59 (4): 1158-1170 (April 2024)16.6 An 800MHz-BW VCO-Based Continuous-Time Pipelined ADC with Inherent Anti-Aliasing and On-Chip Digital Reconstruction Filter., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 260-262. IEEE, (2020)