( en | de | ru )

 

Disambiguierung von "Olivieri, Mauro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Characterizing noise pulse effects on the power consumption of idle digital cells.

, , , und . ISCAS, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christian Mauro

Nicoletta Olivieri

Gillian Olivieri

Lilian Olivieri

Frank Mauroschat

 

Weitere Publikationen von Autoren mit dem selben Namen

Design issues for bus switch systems in deep sub-micro metric CMOS technologies., , und . Circuits, Signals, and Systems, Seite 112-117. IASTED/ACTA Press, (2005)LCD Design Techniques., , und . Wiley Encyclopedia of Computer Science and Engineering, John Wiley & Sons, Inc., (2008)Design centering/yield optimization of power aware band pass filter based on CMOS current controlled current conveyor (CCCII+)., , , und . Microelectron. J., 44 (4): 321-331 (2013)The Microarchitecture of a Multi-threaded RISC-V Compliant Processing Core Family for IoT End-Nodes., , , , und . ApplePies, Volume 512 von Lecture Notes in Electrical Engineering, Seite 89-97. Springer, (2017)Mix-GEMM: An efficient HW-SW Architecture for Mixed-Precision Quantized Deep Neural Networks Inference on Edge Devices., , , , , , und . HPCA, Seite 1085-1098. IEEE, (2023)Contextual Bandits Algorithms for Reconfigurable Hardware Accelerators., , , , , , und . ApplePies, Volume 1036 von Lecture Notes in Electrical Engineering, Seite 149-154. Springer, (2022)BiSon-e: a lightweight and high-performance accelerator for narrow integer linear algebra computing on the edge., , , , , und . ASPLOS, Seite 56-69. ACM, (2022)A Low-Power Microcontroller with on-Chip Self-Tuning Digital Clock-Generator for Variable-Load Applications., , und . ICCD, Seite 476-481. IEEE Computer Society, (1999)Dynamic Triple Modular Redundancy in Interleaved Hardware Threads: An Alternative Solution to Lockstep Multi-Cores for Fault-Tolerant Systems., , , , , und . IEEE Access, (2024)A RISC-V Fault-Tolerant Soft-Processor Based on Full/Partial Heterogeneous Dual-Core Protection., , , , , und . IEEE Access, (2024)