( en | de | ru )

 

Disambiguierung von "Goutis, Costas E."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Area-Throughput Trade-Offs for SHA-1 and SHA-256 Hash Functions' Pipelined Designs.

, , , , , und . Journal of Circuits, Systems, and Computers, 25 (4): 1650032:1-1650032:26 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Peter Costas

Costas Averkiou

Costas Higoumenakis

Ilse Costas

Costas Panayotakis

 

Weitere Publikationen von Autoren mit dem selben Namen

An efficient VLSI implementation for forward and inverse wavelet transform for JPEG2000., , , und . DSP, Seite 233-236. IEEE, (2002)Performance Improvements in Microprocessor Systems Utilizing a Copressor Data-Path., , und . ICSAMOS, Seite 85-92. IEEE, (2006)Ultra High Speed SHA-256 Hashing Cryptographic Module for IPSec Hardware/Software Codesign., , , , , und . SECRYPT, Seite 309-313. SciTePress, (2010)A high-throughput and memory efficient 2D discrete wavelet transform hardware architecture for JPEG2000 standard., , , und . ISCAS (1), Seite 472-475. IEEE, (2005)On the computation of the prime factor DST., , , und . Signal Process., 42 (3): 231-236 (1995)Exploring the speedups of embedded microprocessor systems utilizing a high-performance coprocessor data-path., , und . J. Supercomput., 39 (3): 251-271 (2007)High-performance FPGA implementations of the cryptographic hash function JH., , , und . IET Comput. Digit. Tech., 7 (1): 29-40 (2013)Compiler assisted architectural exploration for coarse grained reconfigurable arrays., , , und . ACM Great Lakes Symposium on VLSI, Seite 164-167. ACM, (2007)A unified evaluation framework for coarse grained reconfigurable array architectures., , , und . Conf. Computing Frontiers, Seite 161-172. ACM, (2007)Memory hierarchy layer assignment for data re-use exploitation in multimedia algorithms realized on predefined processor architectures., , , , und . ICECS, Seite 285-288. IEEE, (2001)