( en | de | ru )

 

Disambiguierung von "Ullah, Anees"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient Leading Zero Count (LZC) Implementations for Xilinx FPGAs.

, , , und . IEEE Embed. Syst. Lett., 14 (1): 35-38 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ihsan Ullah

Imdad Ullah

Kalim Ullah

Zafeer Ullah

Ikram Ullah

 

Weitere Publikationen von Autoren mit dem selben Namen

FlexTCAM: Beyond Memory Based TCAM Emulation on FPGAs., , und . NFV-SDN, Seite 110-113. IEEE, (2020)Multiple Hash Matching Units (MHMU): An Algorithmic Ternary Content Addressable Memory Design for Field Programmable Gate Arrays., , , , und . HPSR, Seite 1-6. IEEE, (2018)Toward Optimal Softcore Carry-aware Approximate Multipliers on Xilinx FPGAs., , , , , , , und . ACM Trans. Embed. Comput. Syst., 22 (4): 76:1-76:19 (Juli 2023)SqueezeNIC: Low-Latency In-NIC Compression for Distributed Deep Learning., , , , und . NAIC, Seite 61-68. ACM, (2024)Efficient Leading Zero Count (LZC) Implementations for Xilinx FPGAs., , , und . IEEE Embed. Syst. Lett., 14 (1): 35-38 (2022)An FPGA-based dynamically reconfigurable platform for emulation of permanent faults in ASICs., , , , und . Microelectron. Reliab., (2017)Effective emulation of permanent faults in ASICs through dynamically reconfigurable FPGAs., , und . FPL, Seite 1-6. IEEE, (2014)Recovery Time and Fault Tolerance Improvement for Circuits mapped on SRAM-based FPGAs., und . J. Electron. Test., 30 (4): 425-442 (2014)Dependable System Design for Reconfigurable Safety-Critical Applications.. Polytechnic University of Turin, Italy, (2015)On the optimal reconfiguration times for TMR circuits on SRAM based FPGAs., und . AHS, Seite 9-14. IEEE, (2013)