( en | de | ru )

 

Disambiguierung von "Huisman, Leendert M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Correlations between path delays and the accuracy of performance prediction.

. ITC, Seite 801-808. IEEE Computer Society, (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Marc Huisman

Leendert Bliek

Leendert Molendijk

Leendert Euser

Brent Huisman

 

Weitere Publikationen von Autoren mit dem selben Namen

SLS - a fast switch level simulator for verification and fault coverage analysis., , , , und . DAC, Seite 164-170. IEEE Computer Society Press, (1986)Diagnosing combinational logic designs using the single location at-a-time (SLAT) paradigm., , , und . ITC, Seite 287-296. IEEE Computer Society, (2001)Fault simulation of logic designs on parallel processors with distributed memory., und . ITC, Seite 690-697. IEEE Computer Society, (1990)Diagnosis and characterization of timing-related defects by time-dependent light emission., , , , , , , , , und 1 andere Autor(en). ITC, Seite 733-739. IEEE Computer Society, (1998)Correlations between path delays and the accuracy of performance prediction.. ITC, Seite 801-808. IEEE Computer Society, (1998)Analysis and Design of Optimal Combinational Compactors., und . VTS, Seite 101-106. IEEE Computer Society, (2003)Diagnosing arbitrary defects in logic designs using single location at a time (SLAT).. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (1): 91-101 (2004)Symbolic implication in test generation., , , und . EURO-DAC, Seite 492-496. EEE Computer Society, (1991)Data Mining Integrated Circuit Fails with Fail Commonalities., , und . ITC, Seite 661-668. IEEE Computer Society, (2004)TRIM: testability range by ignoring the memory., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 7 (1): 38-49 (1988)