Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Fabrication and Morphological Characterization of Nano-Scale Interconnects for 3D-Integration., , , , und . 3DIC, Seite 1-4. IEEE, (2019)Improving the integrity of Ti barrier layer in Cu-TSVs through self-formed TiSix for via-last TSV technology., , , , , und . 3DIC, Seite 1-4. IEEE, (2016)Impact of Super-long-throw PVD on TSV Metallization and Die-to-Wafer 3D Integration Based on Via-last., , , , , , , , und . 3DIC, Seite 1-4. IEEE, (2023)Micro-Raman spectroscopy analysis and capacitance - time (C-t) measurement of thinned silicon substrates for 3D integration., , , , , , , , und . 3DIC, Seite 1-5. IEEE, (2009)Impacts of Deposition Temperature and Annealing Condition on Ozone-Ethylene Radical Generation-TEOS-CVD SiO2 for Low-Temperature TSV Liner Formation., , , , , , , und . 3DIC, Seite 1-4. IEEE, (2019)Cu-Cu Direct Bonding Through Highly Oriented Cu Grains for 3D-LSI Applications., , , , , , , und . 3DIC, Seite 1-4. IEEE, (2021)Copper Electrode Surface Features and Cu-SiO2Hybrid Bonding., , , , , und . 3DIC, Seite 1-4. IEEE, (2023)High density Cu-TSVs and reliability issues., , , , und . 3DIC, Seite 1-4. IEEE, (2011)3D memory chip stacking by multi-layer self-assembly technology., , , , , , , , und . 3DIC, Seite 1-4. IEEE, (2013)Evaluation of alignment accuracy on chip-to-wafer self-assembly and mechanism on the direct chip bonding at room temperature., , , , , , und . 3DIC, Seite 1-5. IEEE, (2010)