( en | de | ru )

 

Disambiguierung von "Ciccarelli, Luca"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
3D Capacitive Interconnections for High Speed Interchip Communication.

, , , , , , , , und . CICC, Seite 1-8. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Luciano Ciccarelli

Gregory Ciccarelli

Francesca Donatella Ciccarelli

Luca Rizzini

Luca Tranchini

 

Weitere Publikationen von Autoren mit dem selben Namen

Low leakage circuit design for FPGAs., , und . CICC, Seite 715-718. IEEE, (2004)A Multi-Context Pipelined Array for Embedded Systems., , , , , und . FPL, Seite 1-8. IEEE, (2006)3D capacitive transmission of analog signals with automatic compensation of the voltage attenuation., , , , , , , und . ESSCIRC, Seite 116-119. IEEE, (2009)3D Capacitive Interconnections for High Speed Interchip Communication., , , , , , , , und . CICC, Seite 1-8. IEEE, (2007)Decoder-Based Multi-Context Interconnect Architecture., , , , und . ISVLSI, Seite 231-233. IEEE Computer Society, (2003)A dynamically adaptive DSP for heterogeneous reconfigurable platforms., , , , , , , , und . DATE, Seite 9-14. EDA Consortium, San Jose, CA, USA, (2007)Combining low-leakage techniques for FPGA routing design., , und . FPGA, Seite 208-214. ACM, (2005)3D Capacitive Interconnections with Mono- and Bi-Directional Capabilities., , , , , , , und . ISSCC, Seite 356-608. IEEE, (2007)Compact Buffered Routing Architecture., , , , , und . FPL, Volume 3203 von Lecture Notes in Computer Science, Seite 179-188. Springer, (2004)Low leakage design of LUT-based FPGAs., , , , und . ESSCIRC, Seite 153-156. IEEE, (2005)