( en | de | ru )

 

Disambiguierung von "Hellings, Geert"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Block-level Evaluation and Optimization of Backside PDN for High-Performance Computing at the A14 node.

, , , , , , , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ulrich Hellings

Hans Hellings

Kai Marc Geertsema

Jakob Geerthsen

Philipp Geertsen

 

Weitere Publikationen von Autoren mit dem selben Namen

ESD characterisation of a-IGZO TFTs on Si and foil substrates., , , , , , , , und . ESSDERC, Seite 276-279. IEEE, (2017)ESD characterization of planar InGaAs devices., , , , , , , , , und 7 andere Autor(en). IRPS, Seite 3. IEEE, (2015)Active-lite interposer for 2.5 & 3D integration., , , , , , , , , und 5 andere Autor(en). VLSIC, Seite 222-. IEEE, (2015)ESD protection diodes in optical interposer technology., , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Co-integration Process Compatible Input/Output (I/O) Device Options for GAA Nanosheet Technology., , , , , , , , und . ESSDERC, Seite 265-268. IEEE, (2022)Scaling CMOS beyond Si FinFET: an analog/RF perspective., , , , , , , , , und 4 andere Autor(en). ESSDERC, Seite 158-161. IEEE, (2018)ESD diodes with Si/SiGe superlattice I/O finFET architecture in a vertically stacked horizontal nanowire technology., , , , und . ESSDERC, Seite 194-197. IEEE, (2018)Processing active devices on Si interposer and impact on cost., , , , , , , , , und . 3DIC, Seite TS11.2.1-TS11.2.4. IEEE, (2015)Tunable ESD clamp for high-voltage power I/O pins of a battery charge circuit in mobile applications., , , und . ESSDERC, Seite 248-251. IEEE, (2017)Superior reliability and reduced Time-Dependent variability in high-mobility SiGe channel pMOSFETs for VLSI logic applications., , , , , , , , , und 6 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2012)