( en | de | ru )

 

Disambiguierung von "Stucchi, Michele"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Block-level Evaluation and Optimization of Backside PDN for High-Performance Computing at the A14 node.

, , , , , , , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Michele Ocken

Michele Galletti

Michele Ferrari

Hannelore Michele

Michèle Mattusch

 

Weitere Publikationen von Autoren mit dem selben Namen

Design issues and considerations for low-cost 3D TSV IC technology., , , , , , , , , und 24 andere Autor(en). ISSCC, Seite 148-149. IEEE, (2010)3D Stacked IC demonstrator using Hybrid Collective Die-to-Wafer bonding with copper Through Silicon Vias (TSV)., , , , , , , , , und 3 andere Autor(en). 3DIC, Seite 1-5. IEEE, (2009)Statistically Aware SRAM Memory Array Design., , , und . ISQED, Seite 25-30. IEEE Computer Society, (2006)Verifying electrical/thermal/thermo-mechanical behavior of a 3D stack - Challenges and solutions., , , , , , , , , und 8 andere Autor(en). CICC, Seite 1-4. IEEE, (2010)Global interconnect trade-off for technology over memory modules to application level: case study., , , , , , , und . SLIP, Seite 125-132. ACM, (2003)Scaled FinFETs Connected by Using Both Wafer Sides for Routing via Buried Power Rails., , , , , , , , , und 34 andere Autor(en). VLSI Technology and Circuits, Seite 284-285. IEEE, (2022)Block-level Evaluation and Optimization of Backside PDN for High-Performance Computing at the A14 node., , , , , , , , , und 4 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Solutions to Multiple Probing Challenges for Test Access to Multi-Die Stacked Integrated Circuits., , , , , und . ITC, Seite 1-10. IEEE, (2018)Impact of 3D design choices on manufacturing cost., , , , und . 3DIC, Seite 1-5. IEEE, (2009)A tool flow for predicting system level timing failures due to interconnect reliability degradation., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 291-296. ACM, (2008)