( en | de | ru )

 

Disambiguierung von "Tehranipoor, Mohammad"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
CTX: A Clock-Gating-Based Test Relaxation and X-Filling Scheme for Reducing Yield Loss Risk in At-Speed Scan Testing.

, , , , , , , und . ATS, Seite 397-402. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mohammad Mohammad

Mohammad Sadeghi

Metallogenic modeling and mineral potential mapping in the Takab district, NW Iran. Uni Halle-Wittenberg, (2009)

Mohammad Reza Mohammad Khorasani

Mohammad Sadeghian

Mohammad Naghdi

 

Weitere Publikationen von Autoren mit dem selben Namen

TSUNAMI: a light-weight on-chip structure for measuring timing uncertainty induced by noise during functional and test operations., und . ACM Great Lakes Symposium on VLSI, Seite 183-188. ACM, (2012)Improving Transition Delay Test Using a Hybrid Method., und . IEEE Des. Test Comput., 23 (5): 402-412 (2006)Ensuring Power-Safe Application of Test Patterns Using an Effective Gating Approach Considering Current Limits., , und . J. Low Power Electron., 8 (2): 235-247 (2012)A Comprehensive Analysis of Transition Fault Coverage and Test Power Dissipation for Launch-Off-Shift and Launch-Off-Capture Schemes., , , , , , , , und . J. Low Power Electron., 6 (2): 359-374 (2010)Trustworthy Hardware: Identifying and Classifying Hardware Trojans., , , und . Computer, 43 (10): 39-46 (2010)Built-In Self-Test and Recovery Procedures for Molecular Electronics-Based Nanofabrics., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 26 (5): 943-958 (2007)Case Study: Efficient SDD test generation for very large integrated circuits., , , , und . VTS, Seite 78-83. IEEE Computer Society, (2011)Detection of trojans using a combined ring oscillator network and off-chip transient power analysis., , und . JETC, 9 (3): 25:1-25:20 (2013)Evaluating area and performance of hybrid FPGAs with nanoscale clusters and CMOS routing., und . JETC, 3 (3): 15 (2007)A new hybrid FPGA with nanoscale clusters and CMOS routing., und . DAC, Seite 727-730. ACM, (2006)