( en | de | ru )

 

Disambiguierung von "Wu, Shianling"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
VirtualScan: A New Compressed Scan Technology for Test Cost Reduction.

, , , , , , , und . ITC, Seite 916-925. IEEE Computer Society, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jinglan Wu

Recovery of citric acid from fermentation broth using simulated moving bed technology: = Reinigung von Zitronensäure aus Fermentationslösung durch kontinuierliche Chromatographie. Uni Erlangen-Nürnberg, (2009)

Changzhu Wu

Haiyan Wu

Jinjin Wu

Yinghua Wu

 

Weitere Publikationen von Autoren mit dem selben Namen

A Sequential Circuit Test Generation System., und . ITC, Seite 57-61. IEEE Computer Society, (1985)At-Speed Logic BIST for IP Cores., , , , , , , , und . DATE, Seite 860-861. IEEE Computer Society, (2005)A Novel and Practical Control Scheme for Inter-Clock At-Speed Testing., , , , , und . ITC, Seite 1-10. IEEE Computer Society, (2006)At-Speed Logic BIST Architecture for Multi-Clock Designs., , , , und . ICCD, Seite 475-478. IEEE Computer Society, (2005)Logic BIST Architecture Using Staggered Launch-on-Shift for Testing Designs Containing Asynchronous Clock Domains., , , , , , , , , und 2 andere Autor(en). DFT, Seite 358-366. IEEE Computer Society, (2010)CSER: BISER-based concurrent soft-error resilience., , , , , und . VTS, Seite 153-158. IEEE Computer Society, (2010)Analysis of Resistive Bridging Defects in a Synchronizer., , , und . Asian Test Symposium, Seite 443-449. IEEE Computer Society, (2009)On Optimizing Fault Coverage, Pattern Count, and ATPG Run Time Using a Hybrid Single-Capture Scheme for Testing Scan Designs., , , , , , , , , und . DFT, Seite 143-151. IEEE Computer Society, (2008)Hybrid Built-In Self-Test Architecture for Multi-port Static RAMs., , , , , , , und . DFT, Seite 331-339. IEEE Computer Society, (2010)Using Launch-on-Capture for Testing Scan Designs Containing Synchronous and Asynchronous Clock Domains., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 30 (3): 455-463 (2011)