( en | de | ru )

 

Disambiguierung von "Pagliarini, Samuel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
G-GPU: A Fully-Automated Generator of GPU-like ASIC Accelerators.

, , , , , und . DATE, Seite 544-547. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Samuel Sossalla

Samuel Buttenwieser

Samuel Glasscheib

Samuel Taddese

Samuel Cydulka

 

Weitere Publikationen von Autoren mit dem selben Namen

A Security-aware and LUT-based CAD Flow for the Physical Synthesis of eASICs., , , und . CoRR, (2022)A Pragmatic Methodology for Blind Hardware Trojan Insertion in Finalized Layouts., , , und . ICCAD, Seite 69:1-69:9. ACM, (2022)From FPGAs to Obfuscated eASICs: Design and Security Trade-offs., , und . AsianHOST, Seite 1-4. IEEE, (2021)Benchmarking Advanced Security Closure of Physical Layouts: ISPD 2023 Contest., , , , und . ISPD, Seite 256-264. ACM, (2023)A Tutorial on Design Obfuscation: from Transistors to Systems.. LATS, Seite 1-3. IEEE, (2021)Resynthesis-based Attacks Against Logic Locking., , , , , und . ISQED, Seite 1-8. IEEE, (2023)CAC 2.0: A Corrupt and Correct Logic Locking Technique Resilient to Structural Analysis Attacks., , und . LATS, Seite 1-6. IEEE, (2024)Utilizing layout effects for analog logic locking., , , und . J. Cryptogr. Eng., 14 (2): 311-324 (Juni 2024)A Terabit Hybrid FPGA-ASIC Platform for Switch Virtualization., , , , , und . ISVLSI, Seite 73-78. IEEE, (2021)Leveraging Layout-based Effects for Locking Analog ICs., , , und . ASHES@CCS, Seite 5-13. ACM, (2022)