( en | de | ru )

 

Disambiguierung von "Pasqual, Ajith"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Selection/Substitution of Visual Features for Object Tracking.

, , und . MVA, Seite 443-446. (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ajith Parameswaran

Pasqual Roselt

Jisesh Ajitha Sethunadh

Pasqual Bernhard

Pasqual Ullrich

 

Weitere Publikationen von Autoren mit dem selben Namen

Reconfigurable co-processor architecture with limited numerical precision to accelerate deep convolutional neural networks., , , und . CoRR, (2021)High performance hardware architectures for Intra Block Copy and Palette Coding for HEVC screen content coding extension., , , , , , , , , und 1 andere Autor(en). ASAP, Seite 164-169. IEEE Computer Society, (2017)Hybrid Software Defined Networking Controller., , , , und . DCNET, Seite 77-84. SciTePress, (2017)Impact of ICT on learning and teaching., und . ISTAS, Seite 1-10. IEEE, (2008)Scalable High Performance SDN Switch Architecture on FPGA for Core Networks., , , , und . FPGA, Seite 117. ACM, (2019)FPAA and FPGA based universal sensor node design., , , , und . ICST, Seite 1-6. IEEE, (2017)Selection/Substitution of Visual Features for Object Tracking., , und . MVA, Seite 443-446. (1998)Reconfigurable Co-Processor Architecture with Limited Numerical Precision to Accelerate Deep Convolutiosnal Neural Networks., , , und . ASAP, Seite 1-7. IEEE Computer Society, (2018)SMPTE ST 2110 Compliant Scalable Architecture on FPGA for end to end Uncompressed Professional Video Transport Over IP Networks., , , , , und . ASAP, Seite 235-238. IEEE, (2019)Runtime rule-reconfigurable high throughput NIPS on FPGA., , , , und . FPT, Seite 251-254. IEEE, (2017)