( en | de | ru )

 

Disambiguierung von "Pan, David Z."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cross-level Monte Carlo Framework for System Vulnerability Evaluation against Fault Attack.

, , , und . DAC, Seite 17:1-17:6. ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

David Tse-chien Pan

Z Taufig

Xiaoqing Pan

Petra Pan

Weiqing Pan

 

Weitere Publikationen von Autoren mit dem selben Namen

A high-performance triple patterning layout decomposer with balanced density., , , , , und . ICCAD, Seite 163-169. IEEE, (2013)BOB-router: A new buffering-aware global router with over-the-block routing resources optimization., , und . ASP-DAC, Seite 513-518. IEEE, (2014)Self-aligned double patterning layout decomposition with complementary e-beam lithography., , und . ASP-DAC, Seite 143-148. IEEE, (2014)Machine learning and pattern matching in physical design., , , und . ASP-DAC, Seite 286-293. IEEE, (2015)Total power optimization combining placement, sizing and multi-Vt through slack distribution management., , und . ASP-DAC, Seite 352-357. IEEE, (2008)Skew Bounded Buffer Tree Resynthesis For Clock Power Optimization., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 87-90. ACM, (2015)On the Approximation Resiliency of Logic Locking and IC Camouflaging Schemes., , , , und . IEEE Trans. Inf. Forensics Secur., 14 (2): 347-359 (2019)Methodology for Standard Cell Compliance and Detailed Placement for Triple Patterning Lithography., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 34 (5): 726-739 (2015)Double Patterning Layout Decomposition for Simultaneous Conflict and Stitch Minimization., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 29 (2): 185-196 (2010)OSFA: A New Paradigm of Aging Aware Gate-Sizing for Power/Performance Optimizations Under Multiple Operating Conditions., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 35 (10): 1618-1629 (2016)