( en | de | ru )

 

Disambiguierung von "Fujiwara, Hideo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
BIST Method Based on Concurrent Single-Control Testability of RTL Data Paths.

, , , und . Asian Test Symposium, Seite 313-318. IEEE Computer Society, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Esther Fujiwara

Hideo Baba

Hideo Ohashi

Hideo Andreas Baba

Hideo Ikezawa-Hanada

 

Weitere Publikationen von Autoren mit dem selben Namen

Thermal-uniformity-aware X-filling to reduce temperature-induced delay variation for accurate at-speed testing., , , und . VTS, Seite 188-193. IEEE Computer Society, (2010)Connection Assignments for Probabilistically Diagnosable Systems., und . IEEE Trans. Computers, 27 (3): 280-283 (1978)An Easily Testable Design of Programmable Logic Arrays for Multiple Faults., , und . IEEE Trans. Computers, 32 (11): 1038-1046 (1983)Design for testability and built-in self-test for VLSI circuits.. Microprocess. Microsystems, 10 (3): 139-147 (1986)Properties of Generalized Feedback Shift Registers for Secure Scan Design., und . IEICE Trans. Inf. Syst., 99-D (4): 1255-1258 (2016)Generalized Feed Forward Shift Registers and Their Application to Secure Scan Design., und . IEICE Trans. Inf. Syst., 96-D (5): 1125-1133 (2013)Test Scheduling for Multi-Clock Domain SoCs under Power Constraint., , und . IEICE Trans. Inf. Syst., 91-D (3): 747-755 (2008)Design and Optimization of Transparency-Based TAM for SoC Test., , , , und . IEICE Trans. Inf. Syst., 93-D (6): 1549-1559 (2010)Universal Fault Diagnosis for Lookup Table FPGAs., , und . IEEE Des. Test Comput., 15 (1): 39-44 (1998)A New Design-for-Testability Method Based on Thru-Testability., und . J. Electron. Test., 27 (5): 583-598 (2011)