Autor der Publikation

Dynamic Memory Access Management for High-Performance DSP Applications Using High-Level Synthesis.

, , und . IEEE Trans. Very Large Scale Integr. Syst., 16 (11): 1454-1464 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A formal method for hardware IP design and integration under I/O and timing constraints., , , , und . ACM Trans. Embed. Comput. Syst., 5 (1): 29-53 (2006)An efficient algorithm for custom instruction enumeration., und . ACM Great Lakes Symposium on VLSI, Seite 187-192. ACM, (2011)Dynamic Memory Access Management for High-Performance DSP Applications Using High-Level Synthesis., , und . IEEE Trans. Very Large Scale Integr. Syst., 16 (11): 1454-1464 (2008)Energy-Aware Partial-Duplication Task Mapping Under Real-Time and Reliability Constraints., , , und . SAMOS, Volume 12471 von Lecture Notes in Computer Science, Seite 213-227. Springer, (2020)Bit-Width Aware High-Level Synthesis for Digital Signal Processing Systems., , und . SoCC, Seite 175-178. IEEE, (2006)Run-Time Coarse-Grained Hardware Mitigation for Multiple Faults on VLIW Processors., , , und . DASIP, Seite 23-28. IEEE, (2019)Cache management in MASCARA-FPGA: from coalescing heuristic to replacement policy., , , und . DaMoN, Seite 11:1-11:5. ACM, (2022)Surround the Nonlinearity: Inserting Foldable Convolutional Autoencoders to Reduce Activation Footprint., , , und . ICCV (Workshops), Seite 1399-1403. IEEE, (2023)Evaluation of Fault Tolerant Online Scheduling Algorithms for CubeSats., , und . DSD, Seite 622-629. IEEE, (2020)Automated multimode system design for high performance DSP applications., und . EUSIPCO, Seite 1289-1293. IEEE, (2009)