Autor der Publikation

A Novel Low-overhead Delay Testing Technique for Arbitrary Two-Pattern Test Application.

, , , und . DATE, Seite 1136-1141. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient power clock generation for adiabatic logic., und . ISCAS (4), Seite 642-645. IEEE, (2001)Dual-edge triggered level converting flip-flops., und . ISCAS (2), Seite 661-664. IEEE, (2004)A novel synthesis approach for active leakage power reduction using dynamic supply gating., , , , und . DAC, Seite 479-484. ACM, (2005)Energy recovery clocked dynamic logic., , , und . ACM Great Lakes Symposium on VLSI, Seite 468-471. ACM, (2005)Low power synthesis of dynamic logic circuits using fine-grained clock gating., , , und . DATE, Seite 862-867. European Design and Automation Association, Leuven, Belgium, (2006)A Novel Low-Power Scan Design Technique Using Supply Gating., , , , und . ICCD, Seite 60-65. IEEE Computer Society, (2004)Data-retention flip-flops for power-down applications., und . ISCAS (2), Seite 677-680. IEEE, (2004)Estimation of delay variations due to random-dopant fluctuations in nano-scaled CMOS circuits., , und . CICC, Seite 17-20. IEEE, (2004)Dual-Edge Triggered Static Pulsed Flip-Flops., und . VLSI Design, Seite 846-849. IEEE Computer Society, (2005)Leakage Current Based Stabilization Scheme for Robust Sense-Amplifier Design for Yield Enhancement in Nano-scale SRAM., , , und . Asian Test Symposium, Seite 176-181. IEEE Computer Society, (2005)