( en | de | ru )

 

Disambiguierung von "Pravossoudovitch, Serge"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient Scan Chain Design for Power Minimization During Scan Testing Under Routing Constraint.

, , , , und . ITC, Seite 488-493. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Elena Sergeyev

Nikolai Sergeev

Tatiana Sergey

Jean-Frédéric Sergejew

Dieter Sergel

 

Weitere Publikationen von Autoren mit dem selben Namen

A two-layer SPICE model of the ATMEL TSTACTM eFlash memory technology for defect injection and faulty behavior prediction., , , , , , , , und . European Test Symposium, Seite 81-86. IEEE Computer Society, (2010)Analysis of resistive-bridging defects in SRAM core-cells: A comparative study from 90nm down to 40nm technology nodes., , , , , , und . European Test Symposium, Seite 132-137. IEEE Computer Society, (2010)Intra-Cell Defects Diagnosis., , , , , , und . J. Electron. Test., 30 (5): 541-555 (2014)Parity prediction synthesis for nano-electronic gate designs., , , , , , und . ITC, Seite 820. IEEE Computer Society, (2010)Circuit Partitioning for Low Power BIST Design with Minimized Peak Power Consumption., , , und . Asian Test Symposium, Seite 89-94. IEEE Computer Society, (1999)Comprehensive bridging fault diagnosis based on the SLAT paradigm., , , , , , , und . DDECS, Seite 264-269. IEEE Computer Society, (2009)Failure Analysis and Test Solutions for Low-Power SRAMs., , , , , , , und . Asian Test Symposium, Seite 459-460. IEEE Computer Society, (2011)Resistive-open defect injection in SRAM core-cell: analysis and comparison between 0.13 µm and 90 nm technologies., , , , und . DAC, Seite 857-862. ACM, (2005)A new test pattern generation method for delay fault testing., , , , und . VTS, Seite 296-301. IEEE Computer Society, (1996)Defect Analysis for Delay-Fault BIST in FPGAs., , , und . IOLTS, Seite 124-128. IEEE Computer Society, (2003)