Autor der Publikation

Automated Verification Code Generation in HLS Using Software Execution Traces (Abstract Only).

, , , , und . FPGA, Seite 278. ACM, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design Abstraction for Autonomous Adaptive Hardware Systems on FPGAs.. AHS, Seite 142-147. IEEE, (2018)Automated Partial Reconfiguration Design for Adaptive Systems with CoPR for Zynq., und . FCCM, Seite 202-205. IEEE Computer Society, (2014)Efficient Overlay Architecture Based on DSP Blocks., , und . FCCM, Seite 25-28. IEEE Computer Society, (2015)Experiments in Mapping Expressions to DSP Blocks., und . FCCM, Seite 101. IEEE Computer Society, (2014)DeCO: A DSP Block Based FPGA Accelerator Overlay with Low Overhead Interconnect., , , , und . FCCM, Seite 1-8. IEEE Computer Society, (2016)Novel FPGA-Based Implementation of Median and Weighted Median Filters for Image Processing., , und . FPL, Seite 142-147. IEEE, (2005)Streaming Overlay Architecture for Lightweight LSTM Computation on FPGA SoCs., und . ACM Trans. Reconfigurable Technol. Syst., 16 (1): 8:1-8:26 (März 2023)Power-Efficient Mapping of Large Applications on Modern Heterogeneous FPGAs., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (12): 2508-2521 (2021)FPGA Dynamic and Partial Reconfiguration: A Survey of Architectures, Methods, and Applications., und . ACM Comput. Surv., 51 (4): 72:1-72:39 (2018)Runtime Abstraction for Autonomous Adaptive Systems on Reconfigurable Hardware., und . DATE, Seite 1616-1621. IEEE, (2021)