Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Poojary, Jitesh
Eine Person hinzufügen mit dem Namen Poojary, Jitesh
 

Weitere Publikationen von Autoren mit dem selben Namen

The ALIGN Open-Source Analog Layout Generator: v1.0 and Beyond (Invited talk)., , , , , , , , , und 3 andere Autor(en). ICCAD, Seite 54:1-54:2. IEEE, (2020)Constructive Common-Centroid Placement and Routing for Binary-Weighted Capacitor Arrays., , , , , und . DATE, Seite 166-171. IEEE, (2022)Aging of Current DACs and its Impact in Equalizer Circuits., , , und . IRPS, Seite 1-6. IEEE, (2021)Machine Learning Techniques in Analog Layout Automation., , , , , , , , , und 3 andere Autor(en). ISPD, Seite 71-72. ACM, (2021)Fast and Efficient Constraint Evaluation of Analog Layout Using Machine Learning Models., , , , , , , , , und . ASP-DAC, Seite 158-163. ACM, (2021)Analog/Mixed-Signal Layout Optimization using Optimal Well Taps., , , , , , , und . ISPD, Seite 159-166. ACM, (2022)A Charge Flow Formulation for Guiding Analog/Mixed-Signal Placement., , , , , , und . DATE, Seite 148-153. IEEE, (2022)A general approach for identifying hierarchical symmetry constraints for analog circuit layout., , , , , und . ICCAD, Seite 120:1-120:8. IEEE, (2020)6.4 A 1-to-3GHz Co-Channel Blocker Resistant, Spatially and Spectrally Passive MIMO Receiver in 65nm CMOS with +6dBm In-Band/In-Notch B1dB., und . ISSCC, Seite 96-98. IEEE, (2021)Learning from Experience: Applying ML to Analog Circuit Design., , , , , , , , , und 2 andere Autor(en). ISPD, Seite 55. ACM, (2020)