( en | de | ru )

 

Disambiguierung von "Wen, Xiaoqing"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On Achieving Capture Power Safety in At-Speed Scan-Based Logic BIST.

, , , , , , und . Asian Test Symposium, Seite 19-24. IEEE Computer Society, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xiaoqing Pan

Xiaoqing Liu

Xiaoqing Li

Xiaoqing Shen

Xiaoqing Jin

 

Weitere Publikationen von Autoren mit dem selben Namen

Towards the next generation of low-power test technologies.. ASICON, Seite 232-235. IEEE, (2011)Fault Diagnosis of Physical Defects Using Unknown Behavior Model., , , und . J. Comput. Sci. Technol., 20 (2): 187-194 (2005)Test Pattern Modification for Average IR-Drop Reduction., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (1): 38-49 (2016)Low-Power Scan-Based Built-In Self-Test Based on Weighted Pseudorandom Test Pattern Generation and Reseeding., , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (3): 942-953 (2017)Targeted Partial-Shift For Mitigating Shift Switching Activity Hot-Spots During Scan Test., , und . PRDC, Seite 124-129. IEEE, (2019)Novel Radiation Hardened Latch Design with Cost-Effectiveness for Safety-Critical Terrestrial Applications., , , , , , , und . ATS, Seite 43-48. IEEE, (2019)High Launch Switching Activity Reduction in At-Speed Scan Testing Using CTX: A Clock-Gating-Based Test Relaxation and X-Filling Scheme., , , , , , , und . IEICE Trans. Inf. Syst., 93-D (1): 2-9 (2010)A GA-Based X-Filling for Reducing Launch Switching Activity toward Specific Objectives in At-Speed Scan Testing., , , , und . IEICE Trans. Inf. Syst., 94-D (4): 833-840 (2011)Thermal-Aware Small-Delay Defect Testing in Integrated Circuits for Mitigating Overkill., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 35 (3): 499-512 (2016)VirtualScan: Test Compression Technology Using Combinational Logic and One-Pass ATPG., , , , , , und . IEEE Des. Test Comput., 25 (2): 122-130 (2008)