( en | de | ru )

 

Disambiguierung von "Choi, Joo-Sun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
PVT-invariant single-to-differential data converter with minimum skew and duty-ratio distortion.

, , , , , , und . ISCAS, Seite 1902-1905. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sun Choi

Sun Choi

Sun Choi

Sun Choi

Im-Joo Choi

 

Weitere Publikationen von Autoren mit dem selben Namen

17.7 A digital DLL with hybrid DCC using 2-step duty error extraction and 180° phase aligner for 2.67Gb/S/pin 16Gb 4-H stack DDR4 SDRAM with TSVs., , , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)An 8GB/s quad-skew-cancelling parallel transceiver in 90nm CMOS for high-speed DRAM interface., , , , , , , und . ISSCC, Seite 136-138. IEEE, (2012)An 8Gb/s 0.65mW/Gb/s forwarded-clock receiver using an ILO with dual feedback loop and quadrature injection scheme., , , , , , , und . ISSCC, Seite 410-411. IEEE, (2013)Silicon 3D-integration technology and systems., , , , , , , , , und . ISSCC, Seite 510-511. IEEE, (2010)Design, packaging, and architectural policy co-optimization for DC power integrity in 3D DRAM., , , , , , und . DAC, Seite 91:1-91:6. ACM, (2015)A 1.2V 30nm 1.6Gb/s/pin 4Gb LPDDR3 SDRAM with input skew calibration and enhanced control scheme., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 44-46. IEEE, (2012)A crosstalk-and-ISI equalizing receiver in 2-drop single-ended SSTL memory channel., , , , , , , und . CICC, Seite 1-4. IEEE, (2010)Noise immunity improvement in the RESET signal of DDR3 SDRAM memory module., , , , , , , und . SoCC, Seite 343-348. IEEE, (2013)A 60nm 6Gb/s/pin GDDR5 Graphics DRAM with Multifaceted Clocking and ISI/SSN-Reduction Techniques., , , , , , , , , und 16 andere Autor(en). ISSCC, Seite 278-279. IEEE, (2008)An 8Gb/s/pin 9.6ns Row-Cycle 288Mb Deca-Data Rate SDRAM with an I/O Error-Detection Scheme., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 527-536. IEEE, (2006)