( en | de | ru )

 

Disambiguierung von "Park, Youn-Sik"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design, packaging, and architectural policy co-optimization for DC power integrity in 3D DRAM.

, , , , , , und . DAC, Seite 91:1-91:6. ACM, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gab-Sik Park

Choon-Sik Park

Rae Sik Park

Hyun-Sik Park

Tae-Sik Park

 

Weitere Publikationen von Autoren mit dem selben Namen

Self-motion utilization for reducing vibration of a structurally flexible redundant robot manipulator system., und . Robotica, 16 (6): 669-677 (1998)Residual vibration reduction for a flexible structure using a modified input shaping technique., und . Robotica, 20 (5): 553-561 (2002)Sound direction estimation using an artificial ear for robots., , und . Robotics Auton. Syst., 59 (3-4): 208-217 (2011)Design, packaging, and architectural policy co-optimization for DC power integrity in 3D DRAM., , , , , , und . DAC, Seite 91:1-91:6. ACM, (2015)PVT-invariant single-to-differential data converter with minimum skew and duty-ratio distortion., , , , , , und . ISCAS, Seite 1902-1905. IEEE, (2008)Dual-loop 2-step ZQ calibration for dedicated power supply voltage in LPDDR4 SDRAM., , , , , , , , , und 25 andere Autor(en). A-SSCC, Seite 153-156. IEEE, (2017)Residual Vibration Reduction of Time-Varying Flexible Structures by Input Shaping., und . J. Robotics Mechatronics, 6 (3): 220-229 (1994)A 16Gb 18Gb/S/pin GDDR6 DRAM with per-bit trainable single-ended DFE and PLL-less clocking., , , , , , , , , und 39 andere Autor(en). ISSCC, Seite 204-206. IEEE, (2018)A 7.5Gb/s/pin LPDDR5 SDRAM With WCK Clocking and Non-Target ODT for High Speed and With DVFS, Internal Data Copy, and Deep-Sleep Mode for Low Power., , , , , , , , , und 20 andere Autor(en). ISSCC, Seite 378-380. IEEE, (2019)23.2 A 5Gb/s/pin 8Gb LPDDR4X SDRAM with power-isolated LVSTL and split-die architecture with 2-die ZQ calibration scheme., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 390-391. IEEE, (2017)