( en | de | ru )

 

Disambiguierung von "Travaly, Youssef"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
3D Stacked IC demonstrator using Hybrid Collective Die-to-Wafer bonding with copper Through Silicon Vias (TSV).

, , , , , , , , , , , , und . 3DIC, Seite 1-5. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Youssef Shawky Youssef Sherief

Youssef Zarrabi

Youssef Chahadi

Youssef Dennaoui

Adel Youssef

 

Weitere Publikationen von Autoren mit dem selben Namen

Impact of interconnect resistance increase on system performance of low power and high performance designs., , , , und . SLIP, Seite 85-90. ACM, (2006)A novel concept for ultra-low capacitance via-last TSV., , , , , und . 3DIC, Seite 1-4. IEEE, (2010)In-tier diagnosis of power domains in 3D TSV ICs., , , , , , , , , und 1 andere Autor(en). 3DIC, Seite 1-6. IEEE, (2011)300mm wafer thinning and backside passivation compatibility with temporary wafer bonding for 3D stacked IC applications., , , , , , , , , und . 3DIC, Seite 1-4. IEEE, (2010)Design Issues and Considerations for Low-Cost 3-D TSV IC Technology., , , , , , , , , und 27 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 293-307 (2011)TSV metrology and inspection challenges., , , , , , , , , und 6 andere Autor(en). 3DIC, Seite 1-4. IEEE, (2009)Die stacking using 3D-wafer level packaging copper/polymer through-si via technology and Cu/Sn interconnect bumping., , , , , , , , und . 3DIC, Seite 1-4. IEEE, (2009)3D Stacked IC demonstrator using Hybrid Collective Die-to-Wafer bonding with copper Through Silicon Vias (TSV)., , , , , , , , , und 3 andere Autor(en). 3DIC, Seite 1-5. IEEE, (2009)Design issues and considerations for low-cost 3D TSV IC technology., , , , , , , , , und 24 andere Autor(en). ISSCC, Seite 148-149. IEEE, (2010)Verifying electrical/thermal/thermo-mechanical behavior of a 3D stack - Challenges and solutions., , , , , , , , , und 8 andere Autor(en). CICC, Seite 1-4. IEEE, (2010)