( en | de | ru )

 

Disambiguierung von "Kajihara, Seiji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On-Chip Delay Measurement for Degradation Detection And Its Evaluation under Accelerated Life Test.

, , , , , , und . IOLTS, Seite 1-6. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Seiji Miyashiro

Seiji Osawa

 

Weitere Publikationen von Autoren mit dem selben Namen

Reduction of NBTI-Induced Degradation on Ring Oscillators in FPGA., , , und . PRDC, Seite 59-67. IEEE Computer Society, (2014)On compacting test sets by addition and removal of test vectors., , , und . VTS, Seite 202-207. IEEE Computer Society, (1994)A Method of Static Test Compaction Based on Don't Care Identification., , und . DELTA, Seite 392-395. IEEE Computer Society, (2002)On-Chip Delay Measurement for Degradation Detection And Its Evaluation under Accelerated Life Test., , , , , , und . IOLTS, Seite 1-6. IEEE, (2020)Aging test strategy and adaptive test scheduling for SoC failure prediction., , , , , und . IOLTS, Seite 21-26. IEEE Computer Society, (2010)Path delay test compaction with process variation tolerance., , , , , und . DAC, Seite 845-850. ACM, (2005)On Testing of Interconnect Open Defects in Combinational Logic Circuits with Stems of Large Fanout., , , , und . ITC, Seite 83-89. IEEE Computer Society, (2002)On validating data hold times for flip-flops in sequential circuits., , , , , und . ITC, Seite 317-325. IEEE Computer Society, (2000)DART: Dependable VLSI test architecture and its implementation., , , , , , , , , und . ITC, Seite 1-10. IEEE Computer Society, (2012)On an Effective Selection of IDDQ Measurement Vectors for Sequential Circuits., , und . Asian Test Symposium, Seite 147-152. IEEE Computer Society, (1999)