Autor der Publikation

A Single-Supply Buffer-Embedding SAR ADC with Skip-Reset having Inherent Chopping Capability.

, , , , , , , , , und . A-SSCC, Seite 189-192. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 0.6 V 12 b 10 MS/s Low-Noise Asynchronous SAR-Assisted Time-Interleaved SAR (SATI-SAR) ADC., , , , , , , , und . IEEE J. Solid State Circuits, 51 (8): 1826-1839 (2016)A 6-bit 10-GS/s 63-mW 4x TI time-domain interpolating flash ADC in 65-nm CMOS., , , , und . ESSCIRC, Seite 323-326. IEEE, (2015)A 4.2-mW 10-MHz BW 74.4-dB SNDR Continuous-Time Delta-Sigma Modulator With SAR-Assisted Digital-Domain Noise Coupling., , , , , , , , und . IEEE J. Solid State Circuits, 53 (4): 1139-1148 (2018)A 18.5 nW 12-bit 1-kS/s Reset-Energy Saving SAR ADC for Bio-Signal Acquisition in 0.18-µm CMOS., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 65-I (11): 3617-3627 (2018)A Single-Supply Buffer-Embedding SAR ADC with Skip-Reset having Inherent Chopping Capability., , , , , , , , , und . A-SSCC, Seite 189-192. IEEE, (2019)A 40nm CMOS 12b 200MS/s Single-amplifier Dual-residue Pipelined-SAR ADC., , , und . VLSI Circuits, Seite 72-. IEEE, (2019)A Hardware-efficient Rate Encoding Hardware with Latch-based TRNG., , und . ICEIC, Seite 1-4. IEEE, (2024)A 10 nV/rt Hz noise level 32-channel neural impedance sensing ASIC for local activation imaging on nerve section., , , , , , , , , und 1 andere Autor(en). EMBC, Seite 4012-4015. IEEE, (2020)An 81.2dB-SNDR Dual-Residue Pipeline ADC with a 2nd- Order Noise-Shaping Interpolating SAR ADC., , , , , und . CICC, Seite 1-2. IEEE, (2023)