From post

копировать удалить добавить публикацию в буфер
Запись сообщества
посмотреть историю данной записи
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

17.2 A 64kb 16nm asynchronous disturb current free 2-port SRAM with PMOS pass-gates for FinFET technologies.

H. Fujiwara, L. Wang, Y. Chen, K. Lin, D. Sun, S. Wu, J. Liaw, C. Lin, M. Chiang, H. Liao, S. Wu, и J. Chang. ISSCC, стр. 1-3. IEEE, (2015)

Please choose a person to relate this publication to

To differ between persons with the same name, the academic degree and the title of an important publication will be displayed.

Jhon Malta

Yih-nan Liaw

Corvin Liaw

Liaw Kim Kiat

Jing-Yunn Liaw

Другие публикации лиц с тем же именем

12.1 A 7nm 256Mb SRAM in high-k metal-gate FinFET technology with write-assist circuitry for low-VMIN applications.J. Chang, Y. Chen, W. Chan, S. Singh, H. Cheng, H. Fujiwara, J. Lin, K. Lin, J. Hung, R. Lee и 6 other автор(ы). ISSCC, стр. 206-207. IEEE, (2017)13.5 A 16nm 128Mb SRAM in high-κ metal-gate FinFET technology with write-assist circuitry for low-VMIN applications.Y. Chen, W. Chan, W. Wu, H. Liao, K. Pan, J. Liaw, T. Chung, Q. Li, G. Chang, C. Lin и 4 other автор(ы). ISSCC, стр. 238-239. IEEE, (2014)17.2 A 64kb 16nm asynchronous disturb current free 2-port SRAM with PMOS pass-gates for FinFET technologies.H. Fujiwara, L. Wang, Y. Chen, K. Lin, D. Sun, S. Wu, J. Liaw, C. Lin, M. Chiang, H. Liao и 2 other автор(ы). ISSCC, стр. 1-3. IEEE, (2015)A 16 nm 128 Mb SRAM in High-κ Metal-Gate FinFET Technology With Write-Assist Circuitry for Low-VMIN Applications.Y. Chen, W. Chan, W. Wu, H. Liao, K. Pan, J. Liaw, T. Chung, Q. Li, C. Lin, M. Chiang и 2 other автор(ы). IEEE J. Solid State Circuits, 50 (1): 170-177 (2015)A 3nm 256Mb SRAM in FinFET Technology with New Array Banking Architecture and Write-Assist Circuitry Scheme for High-Density and Low-VMIN Applications.J. Chang, Y. Chen, G. Chan, K. Lin, P. Wang, Y. Lin, S. Chen, P. Lin, C. Wu, C. Lin и 8 other автор(ы). VLSI Technology and Circuits, стр. 1-2. IEEE, (2023)A 16nm dual-port SRAM with partial suppressed word-line, dummy read recovery and negative bit-line circuitries for low VMIN applications.Y. Chen, K. Lin, C. Wu, W. Chan, J. Liaw, H. Liao, и J. Chang. VLSI Circuits, стр. 1-2. IEEE, (2016)A 7nm 2.1GHz Dual-Port SRAM with WL-RC Optimization and Dummy-Read-Recovery Circuitry to Mitigate Read- Disturb-Write Issue.H. Fujiwara, C. Lin, H. Pan, C. Lin, P. Huang, K. Lin, J. Liaw, Y. Chen, H. Liao, и J. Chang. ISSCC, стр. 390-392. IEEE, (2019)3.7-GHz Multi-Bank High-Current Single-Port Cache SRAM with 0.5V-1.4V Wide Voltage Range Operation in 3nm FinFET for HPC Applications.Y. Osada, T. Nakazato, K. Nii, J. Liaw, S. Wu, Q. Li, H. Fujiwara, H. Liao, и T. Chang. VLSI Technology and Circuits, стр. 1-2. IEEE, (2023)

Что такое BibSonomy?: С чего начать; Кнопки для браузера; Помощь
Разработчикам: Обзор; API-документация

Контакт и защита личных данных: о нас; Cookies; Сообщить о проблеме; BibSonomy Вики

Интеграция: PUMA; Расширение для TYPO3; Плагин для; Клиент Java REST; Поддерживаемые источники; далее

О BibSonomy: Команда; Блог; Список рассылки
Социальные сети: Наш Twitter