Autor der Publikation

Architecture of an FPGA-Oriented Heterogeneous Multi-core Processor with SIMD-Accelerator Cores.

, , und . ERSA, Seite 179-186. CSREA Press, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Hariyama, Masanori
Eine Person hinzufügen mit dem Namen Hariyama, Masanori
 

Weitere Publikationen von Autoren mit dem selben Namen

Implementation of an FPGA-Oriented Complex Number Computation Library Using Intel OneAPI DPC++., , und . MWSCAS, Seite 1-4. IEEE, (2022)Hardware-oriented succinct-data-structure based on block-size-constrained compression., , und . SoCPaR, Seite 136-140. IEEE, (2015)Non-Volatile Multi-Context FPGAs Using Hybrid Multiple-Valued/Binary Context Switching Signals., , , und . ERSA, Seite 309-310. CSREA Press, (2008)Low-Power Field-Programmable VLSI Processor Using Dynamic Circuits., , und . ISVLSI, Seite 243-248. IEEE Computer Society, (2004)Benchmarks for FPGA-Targeted High-Level-Synthesis., , und . CANDAR, Seite 232-238. IEEE, (2019)Switch Block Architecture for Multi-Context FPGAs Using Hybrid Multiple-Valued/Binary Context Switching Signals., , und . ISMVL, Seite 17. IEEE Computer Society, (2006)Implementation of a Multi-Context FPGA Based on Flexible-Context-Partitioning., , und . ERSA, Seite 201-207. CSREA Press, (2008)FPGA-Based Acceleration of Word2vec using OpenCL., , , , , , und . ISCAS, Seite 1-5. IEEE, (2019)Evaluation of an FPGA-Based Heterogeneous Multicore Platform with SIMD/MIMD Custom Accelerators., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 96-A (12): 2576-2586 (2013)Efficient data transfer scheme using word-pair-encoding-based compression for large-scale text-data processing., , , und . APCCAS, Seite 639-642. IEEE, (2014)