Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Bit-Parallel Vector Composability for Neural Acceleration., , , , und . DAC, Seite 1-6. IEEE, (2020)The conversion from similarity for mobile life-log to euclidean distance., , , , und . ICMLC, Seite 1087-1091. IEEE, (2013)Exploiting OS-Level Memory Offlining for DRAM Power Management., , und . IEEE Comput. Archit. Lett., 18 (2): 141-144 (2019)An FPGA-based RNN-T Inference Accelerator with PIM-HBM., , , , , , und . FPGA, Seite 146-152. ACM, (2022)IDIO: Network-Driven, Inbound Network Data Orchestration on Server Processors., , , , , , , und . MICRO, Seite 480-493. IEEE, (2022)A 2.3Gb/s fully integrated and synthesizable AES Rijndael core., , und . CICC, Seite 193-196. IEEE, (2003)BabelFish: Fusing Address Translations for Containers., , , , und . ISCA, Seite 501-514. IEEE, (2020)MESA: Microarchitecture Extensions for Spatial Architecture Generation., , , , , , , , , und . ISCA, Seite 49:1-49:14. ACM, (2023)Leveraging Dynamic Partial Reconfiguration with Scalable ILP Based Task Scheduling., , , , , und . VLSID, Seite 201-206. IEEE, (2020)DiAG: a dataflow-inspired architecture for general-purpose processors., und . ASPLOS, Seite 93-106. ACM, (2021)