Autor der Publikation

Digital RRAM Macro with Active-Feedback-Based Read and In-Situ Write Verification.

J. Yoon, M. Chang, W. Khwa, Y. Chih, M. Chang, und A. Raychowdhury. ISSCC, Seite 404-406. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fan Chen Meng

Meng-Chang Liu

Meng Meng

Meng Meng Liang

Meng Zhang

Methods and implementations of road-network matchingM. Zhang. TU München, (2009)

Weitere Publikationen von Autoren mit dem selben Namen

17.5 A 3T1R nonvolatile TCAM using MLC ReRAM with Sub-1ns search time.M. Chang, C. Lin, A. Lee, C. Kuo, G. Yang, H. Tsai, T. Chen, S. Sheu, P. Tseng, H. Lee und 1 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)A 1Mb Multibit ReRAM Computing-In-Memory Macro with 14.6ns Parallel MAC Computing Time for CNN Based AI Edge Processors.C. Xue, W. Chen, J. Liu, J. Li, W. Lin, W. Lin, J. Wang, W. Wei, T. Chang, T. Chang und 12 andere Autor(en). ISSCC, Seite 388-390. IEEE, (2019)A 65nm 1Mb nonvolatile computing-in-memory ReRAM macro with sub-16ns multiply-and-accumulate for binary DNN AI edge processors.W. Chen, K. Li, W. Lin, K. Hsu, P. Li, C. Yang, C. Xue, E. Yang, Y. Chen, Y. Chang und 7 andere Autor(en). ISSCC, Seite 494-496. IEEE, (2018)Considerations Of Integrating Computing-In-Memory And Processing-In-Sensor Into Convolutional Neural Network Accelerators For Low-Power Edge Devices.K. Tang, W. Wei, Z. Yeh, T. Hsu, Y. Chiu, C. Xue, Y. Kuo, T. Wen, M. Ho, C. Lo und 3 andere Autor(en). VLSI Circuits, Seite 166-. IEEE, (2019)eTag: Tag-Comparison in Memory to Achieve Direct Data Access based on eDRAM to Improve Energy Efficiency of DRAM Cache.K. Yang, H. Tsai, C. Li, P. Jendra, M. Chang, und T. Chen. IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (4): 858-868 (2017)14.3 A 65nm Computing-in-Memory-Based CNN Processor with 2.9-to-35.8TOPS/W System Energy Efficiency Using Dynamic-Sparsity Performance-Scaling Architecture and Energy-Efficient Inter/Intra-Macro Data Reuse.J. Yue, Z. Yuan, X. Feng, Y. He, Z. Zhang, X. Si, R. Liu, M. Chang, X. Li, H. Yang und 1 andere Autor(en). ISSCC, Seite 234-236. IEEE, (2020)5.9 A 0.8V Multimode Vision Sensor for Motion and Saliency Detection with Ping-Pong PWM Pixel.T. Hsu, Y. Chen, J. Wu, W. Ting, C. Wang, C. Yeh, S. Sie, Y. Chen, R. Liu, C. Lo und 3 andere Autor(en). ISSCC, Seite 110-112. IEEE, (2020)13.4 A 22nm 1Mb 1024b-Read and Near-Memory-Computing Dual-Mode STT-MRAM Macro with 42.6GB/s Read Bandwidth for Security-Aware Mobile Devices.T. Chang, Y. Chiu, C. Lee, J. Hung, K. Chang, C. Xue, S. Wu, H. Kao, P. Chen, H. Huang und 2 andere Autor(en). ISSCC, Seite 224-226. IEEE, (2020)A Sub-0.3 V Area-Efficient L-Shaped 7T SRAM With Read Bitline Swing Expansion Schemes Based on Boosted Read-Bitline, Asymmetric-VTH Read-Port, and Offset Cell VDD Biasing Techniques.M. Chang, M. Chen, L. Chen, S. Yang, Y. Kuo, J. Wu, H. Su, Y. Chu, W. Wu, T. Yang und 1 andere Autor(en). IEEE J. Solid State Circuits, 48 (10): 2558-2569 (2013)Noise-Immune Embedded NAND-ROM Using a Dynamic Split Source-Line Scheme for VDDmin and Speed Improvements.M. Chang, S. Yang, C. Liang, C. Chiang, P. Chiu, und K. Lin. IEEE J. Solid State Circuits, 45 (10): 2142-2155 (2010)

BibSonomy

Disambiguierung von "Chang, Meng-Fan"