( en | de | ru )

 

Disambiguierung von "Tehranipoor, Mohammad"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Layout-Aware, IR-Drop Tolerant Transition Fault Pattern Generation.

, , , und . DATE, Seite 1172-1177. ACM, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mohammad Mohammad

Mohammad Sadeghi

Metallogenic modeling and mineral potential mapping in the Takab district, NW Iran. Uni Halle-Wittenberg, (2009)

Mohammad Reza Mohammad Khorasani

Mohammad Mehrjouei

Mohammad Djassemi

 

Weitere Publikationen von Autoren mit dem selben Namen

Trustworthy Hardware: Identifying and Classifying Hardware Trojans., , , und . Computer, 43 (10): 39-46 (2010)A new hybrid FPGA with nanoscale clusters and CMOS routing., und . DAC, Seite 727-730. ACM, (2006)Case Study: Efficient SDD test generation for very large integrated circuits., , , , und . VTS, Seite 78-83. IEEE Computer Society, (2011)TSUNAMI: a light-weight on-chip structure for measuring timing uncertainty induced by noise during functional and test operations., und . ACM Great Lakes Symposium on VLSI, Seite 183-188. ACM, (2012)Defect Tolerance for Molecular Electronics-Based NanoFabrics Using Built-In Self-Test Procedure.. DFT, Seite 305-313. IEEE Computer Society, (2005)Securing Scan Design Using Lock and Key Technique., , , und . DFT, Seite 51-62. IEEE Computer Society, (2005)Enhanced launch-off-capture transition fault testing., , und . ITC, Seite 10. IEEE Computer Society, (2005)SCT: An Approach For Testing and Configuring Nanoscale Devices., und . VTS, Seite 370-377. IEEE Computer Society, (2006)Layout-Aware, IR-Drop Tolerant Transition Fault Pattern Generation., , , und . DATE, Seite 1172-1177. ACM, (2008)Analysis of power consumption and transition fault coverage for LOS and LOC testing schemes., , , , , , , , , und . DDECS, Seite 376-381. IEEE Computer Society, (2010)