( en | de | ru )

 

Disambiguierung von "Fujii, Shuso"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 64-Mb Chain FeRAM With Quad BL Architecture and 200 MB/s Burst Mode.

, , , , , , , , , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (12): 1745-1752 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fumio Fujii

Fumio Fujii

Fumio Fujii

Tadahiko Fujii

Fumio Fujii

 

Weitere Publikationen von Autoren mit dem selben Namen

A scalable shield-bitline-overdrive technique for 1.3V Chain FeRAM., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 262-263. IEEE, (2010)An embedded DRAM technology for high-performance NAND flash memories., , , , , und . ISSCC, Seite 504-505. IEEE, (2011)A 64Mb Chain FeRAM with Quad-BL Architecture and 200MB/s Burst Mode., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 459-466. IEEE, (2006)A 64-Mb Chain FeRAM With Quad BL Architecture and 200 MB/s Burst Mode., , , , , , , , , und 5 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 18 (12): 1745-1752 (2010)A 1.6GB/s DDR2 128Mb chain FeRAM with scalable octal bitline and sensing schemes., , , , , , , , , und 23 andere Autor(en). ISSCC, Seite 464-465. IEEE, (2009)An Embedded DRAM Technology for High-Performance NAND Flash Memories., , , , , und . IEEE J. Solid State Circuits, 47 (2): 536-546 (2012)Post-Packaging Auto Repair Techniques for Fast Row Cycle Embedded DRAM., , , , und . ITC, Seite 1016-1023. IEEE Computer Society, (2004)A Scalable Shield-Bitline-Overdrive Technique for Sub-1.5 V Chain FeRAMs., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 46 (9): 2171-2179 (2011)