( en | de | ru )

 

Disambiguierung von "Park, Su-Jin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An 80nm 4Gb/s/pin 32b 512Mb GDDR4 Graphics DRAM with Low-Power and Low-Noise Data-Bus Inversion.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 492-617. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Su-Jin Park

Su Jin

Jin Park

Su-In Park

Su Jin Chung

 

Weitere Publikationen von Autoren mit dem selben Namen

CMOS Charge Pump With No Reversion Loss and Enhanced Drivability., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (6): 1441-1445 (2014)An object tracking method using particle filter and scale space model., , , , und . ICIP, Seite 4081-4084. IEEE, (2009)A 5Gb/s/pin 16Gb LPDDR4/4X Reconfigurable SDRAM with Voltage-High Keeper and a Prediction-based Fast-tracking ZQ Calibration., , , , , , , , , und 14 andere Autor(en). VLSI Circuits, Seite 114-. IEEE, (2019)Color2Vec: Web-Based Modeling of Word-Color Association with Sociocultural Contexts., , und . ACM Trans. Comput. Hum. Interact., 30 (4): 51:1-51:29 (August 2023)New Low-Voltage Low-Latency Mixed-Voltage I/O Buffer., , , , , , , und . IEICE Trans. Electron., 93-C (5): 709-711 (2010)Inquiry learning behaviors captured through screencasts in problem-based learning., , , , , , , , und . Interact. Learn. Environ., 26 (6): 839-855 (2018)23.2 A 5Gb/s/pin 8Gb LPDDR4X SDRAM with power-isolated LVSTL and split-die architecture with 2-die ZQ calibration scheme., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 390-391. IEEE, (2017)CMOS cross-coupled charge pump with improved latch-up immunity., , , , , , und . IEICE Electron. Express, 6 (11): 736-742 (2009)Performance Evaluation of AODV and DYMO Routing Protocols in MANET., , , und . CCNC, Seite 1-2. IEEE, (2010)13.2 A 32Gb 8.0Gb/s/pin DDR5 SDRAM with a Symmetric-Mosaic Architecture in a 5th-Generation 10nm DRAM Process., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 234-236. IEEE, (2024)