( en | de | ru )

 

Disambiguierung von "Choi, Youngdon"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 58nm 1.8V 1Gb PRAM with 6.4MB/s program BW.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 500-502. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andreas Choi

Chiwon Choi

Bongkyung Choi

Jinsub Choi

Carmen Choi

 

Weitere Publikationen von Autoren mit dem selben Namen

A 20nm 1.8V 8Gb PRAM with 40MB/s program bandwidth., , , , , , , , , und 20 andere Autor(en). ISSCC, Seite 46-48. IEEE, (2012)VSCHH 2023: A Benchmark for the View Synthesis Challenge of Human Heads., , , , , , , , , und 27 andere Autor(en). ICCV (Workshops), Seite 1113-1120. IEEE, (2023)A 24Gb/s/pin PAM-4 Built Out Tester chip enabling PAM-4 chips test with NRZ interface ATE., , , , , , , , , und . A-SSCC, Seite 1-3. IEEE, (2021)A 512-Gb 3-b/Cell 64-Stacked WL 3-D-NAND Flash Memory., , , , , , , , , und 20 andere Autor(en). IEEE J. Solid State Circuits, 53 (1): 124-133 (2018)Temperature-Tracking Sensing Scheme With Adaptive Precharge and Noise Compensation Scheme in PRAM., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (8): 2091-2102 (2015)Documenting Computing Environments for Reproducible Experiments., , , , und . PARCO, Volume 36 von Advances in Parallel Computing, Seite 756-765. IOS Press, (2019)A 3.2-12.8Gb/s Duty-Cycle Compensating Quadrature Error Corrector for DRAM Interfaces, With Fast Locking and Low Power Characteristics., , , , , , , , , und 4 andere Autor(en). ESSCIRC, Seite 463-466. IEEE, (2021)A 58nm 1.8V 1Gb PRAM with 6.4MB/s program BW., , , , , , , , , und 25 andere Autor(en). ISSCC, Seite 500-502. IEEE, (2011)13.1 A 1Tb 4b/cell NAND Flash Memory with tPROG=2ms, tR=110µs and 1.2Gb/s High-Speed IO Rate., , , , , , , , , und 35 andere Autor(en). ISSCC, Seite 218-220. IEEE, (2020)A 430-MS/s 7-b Asynchronous SAR ADC With a 40 fF Input Sampling Capacitor., , , , , , , , und . ISOCC, Seite 235-236. IEEE, (2022)