Autor der Publikation

An Algorithm to Test Rams for Physical Neighborhood Pattern Sensitive Faults.

, und . ITC, Seite 675-684. IEEE Computer Society, (1991)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimal Test Scheduling Formulation under Power Constraints with Dynamic Voltage and Frequency Scaling., und . J. Electron. Test., 30 (5): 569-580 (2014)A Data Compression Technique for Built-In Self-Test., , und . IEEE Trans. Computers, 37 (9): 1151-1156 (1988)Correction: IEEE Transactions on Computers 38(2): 320 (1989).Modeling Detection Latency with Collaborative Mobile Sensing Architecture., , und . IEEE Trans. Computers, 58 (5): 692-705 (2009)Hypergraph Coloring and Reconfigured RAM Testing., und . IEEE Trans. Computers, 43 (6): 725-736 (1994)Theory, Analysis and Implementation of an On-Line BIST Technique., und . VLSI Design, 1 (1): 9-22 (1993)Easily Testable Two-Dimensional Cellular Logic Arrays., und . IEEE Trans. Computers, 23 (11): 1204-1207 (1974)An Algorithm to Test Rams for Physical Neighborhood Pattern Sensitive Faults., und . ITC, Seite 675-684. IEEE Computer Society, (1991)Critical-Path-Aware X-Filling for Effective IR-Drop Reduction in At-Speed Scan Testing., , , , , und . DAC, Seite 527-532. IEEE, (2007)Privacy Assurances in Multiple Data-Aggregation Transactions., , und . ICISC, Volume 8565 von Lecture Notes in Computer Science, Seite 3-19. Springer, (2013)An Algorithm for Diagnosing Transistor Shorts Using Gate-level Simulation., , , , und . IPSJ Trans. Syst. LSI Des. Methodol., (2009)