( en | de | ru )

 

Disambiguierung von "Park, Myeong-Jae"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 192-Gb 12-High 896-GB/s HBM3 DRAM With a TSV Auto-Calibration Scheme and Machine-Learning-Based Layout Optimization.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 58 (1): 256-269 (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jae Ho Park

Eun-Jae Park

Jae-Hyung Park

Jae Bum Park

Jae-young Park

 

Weitere Publikationen von Autoren mit dem selben Namen

Fast and accurate event-driven simulation of mixed-signal systems with data supplementation., , , und . CICC, Seite 1-4. IEEE, (2011)22.3 A 128Gb 8-High 512GB/s HBM2E DRAM with a Pseudo Quarter Bank Structure, Power Dispersion and an Instruction-Based At-Speed PMBIST., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 334-336. IEEE, (2020)A 2.3-mW, 5-Gb/s Low-Power Decision-Feedback Equalizer Receiver Front-End and its Two-Step, Minimum Bit-Error-Rate Adaptation Algorithm., , , , , , und . IEEE J. Solid State Circuits, 48 (11): 2693-2704 (2013)A 192-Gb 12-High 896-GB/s HBM3 DRAM With a TSV Auto-Calibration Scheme and Machine-Learning-Based Layout Optimization., , , , , , , , , und 29 andere Autor(en). IEEE J. Solid State Circuits, 58 (1): 256-269 (2023)Pseudo-Linear Analysis of Bang-Bang Controlled Timing Circuits., und . IEEE Trans. Circuits Syst. I Regul. Pap., 60-I (6): 1381-1394 (2013)True event-driven simulation of analog/mixed-signal behaviors in SystemVerilog: A decision-feedback equalizing (DFE) receiver example., , , und . CICC, Seite 1-4. IEEE, (2012)A 5-Gbps 1.7 pJ/bit ditherless CDR with optimal phase interval detection., , , und . CICC, Seite 1-4. IEEE, (2012)A 192-Gb 12-High 896-GB/s HBM3 DRAM with a TSV Auto-Calibration Scheme and Machine-Learning-Based Layout Optimization., , , , , , , , , und 39 andere Autor(en). ISSCC, Seite 444-446. IEEE, (2022)A built-in self-test circuit for jitter tolerance measurement in high-speed wireline receivers., und . ITC, Seite 1-6. IEEE Computer Society, (2014)A 2.5-V, 160-μJ-output piezoelectric energy harvester and power management IC for batteryless wireless switch (BWS) applications., , , , und . VLSIC, Seite 282-. IEEE, (2015)