Autor der Publikation

Test Time Reduction in EDT Bandwidth Management for SoC Designs.

, , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (11): 1776-1786 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

X-Press: Two-Stage X-Tolerant Compactor With Programmable Selector., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (1): 147-159 (2008)On Compaction Utilizing Inter and Intra-Correlation of Unknown States., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 29 (1): 117-126 (2010)Trimodal Scan-Based Test Paradigm., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (3): 1112-1125 (2017)Dynamic channel allocation for higher EDT compression in SoC designs., , , , , und . ITC, Seite 265-274. IEEE Computer Society, (2010)A deterministic BIST scheme based on EDT-compressed test patterns., , , , und . ITC, Seite 1-8. IEEE, (2015)EDT channel bandwidth management in SoC designs with pattern-independent test access mechanism., , , , , , und . ITC, Seite 1-9. IEEE Computer Society, (2011)Low Power Decompressor and PRPG with Constant Value Broadcast., , , , , , und . Asian Test Symposium, Seite 84-89. IEEE Computer Society, (2011)X-Press Compactor for 1000x Reduction of Test Data., , , , , und . ITC, Seite 1-10. IEEE Computer Society, (2006)On Cyclic Scan Integrity Tests for EDT-based Compression., , , , und . VTS, Seite 1-6. IEEE, (2019)Highly X-Tolerant Selective Compaction of Test Responses., , , , und . VTS, Seite 245-250. IEEE Computer Society, (2009)