( en | de | ru )

 

Disambiguierung von "Janicki, Jakub"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Dynamic channel allocation for higher EDT compression in SoC designs.

, , , , , und . ITC, Seite 265-274. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hubertus Janicki

Kurt Janicki

Max Janicki

Jörg Janicki

Paul Janicki

 

Weitere Publikationen von Autoren mit dem selben Namen

EDT channel bandwidth management in SoC designs with pattern-independent test access mechanism., , , , , , und . ITC, Seite 1-9. IEEE Computer Society, (2011)Dynamic channel allocation for higher EDT compression in SoC designs., , , , , und . ITC, Seite 265-274. IEEE Computer Society, (2010)Scan Chain Diagnosis-Driven Test Response Compactor., , , und . ATS, Seite 1-6. IEEE, (2020)Bandwidth-aware test compression logic for SoC designs., , , und . European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)EDT bandwidth management - Practical scenarios for large SoC designs., , , , , , , , und . ITC, Seite 1-10. IEEE Computer Society, (2013)High-Speed Serial Embedded Deterministic Test for System-on-Chip Designs., , , , , , und . ATS, Seite 74-80. IEEE Computer Society, (2014)EDT Bandwidth Management in SoC Designs., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 31 (12): 1894-1907 (2012)Predicting the Resolution of Scan Diagnosis., , , , und . ITC, Seite 303-309. IEEE, (2023)Low Test Data Volume Low Power At-Speed Delay Tests Using Clock-Gating., , , und . Asian Test Symposium, Seite 267-272. IEEE Computer Society, (2011)Test Time Reduction in EDT Bandwidth Management for SoC Designs., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (11): 1776-1786 (2013)