( en | de | ru )

 

Disambiguierung von "Si, Xin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Booth-based Digital Compute-in-Memory Marco for Processing Transformer Model.

, , , , und . APCCAS, Seite 524-527. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Si Gangyan

Si Yang

Zhongyi Si

Han Si

Yuefang Si

 

Weitere Publikationen von Autoren mit dem selben Namen

A 8-b-Precision 6T SRAM Computing-in-Memory Macro Using Segmented-Bitline Charge-Sharing Scheme for AI Edge Chips., , , , , , , , , und 15 andere Autor(en). IEEE J. Solid State Circuits, 58 (3): 877-892 (März 2023)A Local Computing Cell and 6T SRAM-Based Computing-in-Memory Macro With 8-b MAC Operation for Edge AI Chips., , , , , , , , , und 11 andere Autor(en). IEEE J. Solid State Circuits, 56 (9): 2817-2831 (2021)34.3 A 22nm 64kb Lightning-Like Hybrid Computing-in-Memory Macro with a Compressed Adder Tree and Analog-Storage Quantizers for Transformer and CNNs., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 570-572. IEEE, (2024)14.2 Proactive Voltage Droop Mitigation Using Dual-Proportional-Derivative Control Based on Current and Voltage Prediction Applied to a Multicore Processor in 28nm CMOS., , , , , , , , und . ISSCC, Seite 256-258. IEEE, (2024)A Booth-based Digital Compute-in-Memory Marco for Processing Transformer Model., , , , und . APCCAS, Seite 524-527. IEEE, (2022)Evaluation Model for Current-Domain SRAM-based Computing-in-Memory Circuits., , , , und . MCSoC, Seite 160-165. IEEE, (2023)A 28nm 2Mb STT-MRAM Computing-in-Memory Macro with a Refined Bit-Cell and 22.4 - 41.5TOPS/W for AI Inference., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 500-501. IEEE, (2023)15.5 A 28nm 64Kb 6T SRAM Computing-in-Memory Macro with 8b MAC Operation for AI Edge Chips., , , , , , , , , und 17 andere Autor(en). ISSCC, Seite 246-248. IEEE, (2020)16.3 A 28nm 384kb 6T-SRAM Computation-in-Memory Macro with 8b Precision for AI Edge Chips., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 250-252. IEEE, (2021)A 55nm 1-to-8 bit Configurable 6T SRAM based Computing-in-Memory Unit-Macro for CNN-based AI Edge Processors., , , , , , , , , und 6 andere Autor(en). A-SSCC, Seite 217-218. IEEE, (2019)