( en | de | ru )

 

Disambiguierung von "Liu, Ruhui"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Local Computing Cell and 6T SRAM-Based Computing-in-Memory Macro With 8-b MAC Operation for Edge AI Chips.

, , , , , , , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 56 (9): 2817-2831 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Liu Liu

Liu Liu

Liu Liu

Keetsin Liu

Ching Liu

 

Weitere Publikationen von Autoren mit dem selben Namen

A Two-way SRAM Array based Accelerator for Deep Neural Network On-chip Training., , , , , , , , , und . DAC, Seite 1-6. IEEE, (2020)A 4-Kb 1-to-8-bit Configurable 6T SRAM-Based Computation-in-Memory Unit-Macro for CNN-Based AI Edge Processors., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 55 (10): 2790-2801 (2020)STICKER-IM: A 65 nm Computing-in-Memory NN Processor Using Block-Wise Sparsity Optimization and Inter/Intra-Macro Data Reuse., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 57 (8): 2560-2573 (2022)14.3 A 65nm Computing-in-Memory-Based CNN Processor with 2.9-to-35.8TOPS/W System Energy Efficiency Using Dynamic-Sparsity Performance-Scaling Architecture and Energy-Efficient Inter/Intra-Macro Data Reuse., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 234-236. IEEE, (2020)Two-Way Transpose Multibit 6T SRAM Computing-in-Memory Macro for Inference-Training AI Edge Chips., , , , , , , , , und 15 andere Autor(en). IEEE J. Solid State Circuits, 57 (2): 609-624 (2022)A 6.54-to-26.03 TOPS/W Computing-In-Memory RNN Processor using Input Similarity Optimization and Attention-based Context-breaking with Output Speculation., , , , , , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2021)15.2 A 28nm 64Kb Inference-Training Two-Way Transpose Multibit 6T SRAM Compute-in-Memory Macro for AI Edge Chips., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 240-242. IEEE, (2020)Constraint-based clustering by fast search and find of density peaks., , , , und . Neurocomputing, (2019)A Local Computing Cell and 6T SRAM-Based Computing-in-Memory Macro With 8-b MAC Operation for Edge AI Chips., , , , , , , , , und 11 andere Autor(en). IEEE J. Solid State Circuits, 56 (9): 2817-2831 (2021)A 8-b-Precision 6T SRAM Computing-in-Memory Macro Using Segmented-Bitline Charge-Sharing Scheme for AI Edge Chips., , , , , , , , , und 15 andere Autor(en). IEEE J. Solid State Circuits, 58 (3): 877-892 (März 2023)