Autor der Publikation

Area Constrained Performance Optimized ASNoC Synthesis with Thermal‐aware White Space Allocation and Redistribution.

, , und . Integr., (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Scan Chain Masking for Diagnosis of Multiple Chain Failures in a Space Compaction Environment., , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (7): 1185-1195 (2015)In-Field Test for Permanent Faults in FIFO Buffers of NoC Routers., , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (1): 393-397 (2016)Fault Coverage Enhancement via Weighted Random Pattern Generation in BIST Using a DNN-Driven-PSO Approach., , , , , und . ICIT, Seite 228-233. IEEE, (2019)An ATE assisted DFD technique for volume diagnosis of scan chains., , , und . DAC, Seite 31:1-31:6. ACM, (2013)Low power finite state machine synthesis using power-gating., , und . Integr., 44 (3): 175-184 (2011)Efficient Key-Gate Placement and Dynamic Scan Obfuscation Towards Robust Logic Encryption., , und . IEEE Trans. Emerg. Top. Comput., 9 (4): 2109-2124 (2021)A hardware based low temperature solution for VLSI testing using decompressor side masking., , , und . ISCAS, Seite 637-640. IEEE, (2015)Runtime Mitigation of Packet Drop Attacks in Fault-tolerant Networks-on-Chip., , , und . CoRR, (2019)Mesh-of-Tree Based Scalable Network-on-Chip Architecture., , , und . ICIIS, Seite 1-6. IEEE, (2008)A Deep Neural Network Augmented Approach for Fixed Polarity AND-XOR Network Synthesis., , , , , und . TENCON, Seite 2189-2193. IEEE, (2019)