Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Building Efficient Deep Neural Networks with Unitary Group Convolutions., , , , und . CoRR, (2018)Pushing the Limits of Narrow Precision Inferencing at Cloud Scale with Microsoft Floating Point., , , , , , , , , und 14 andere Autor(en). NeurIPS, (2020)Overwrite Quantization: Opportunistic Outlier Handling for Neural Network Accelerators., , und . CoRR, (2019)Precision Gating: Improving Neural Network Efficiency with Dynamic Dual-Precision Activations., , , , , und . ICLR, OpenReview.net, (2020)ElasticFlow: A Complexity-Effective Approach for Pipelining Irregular Loop Nests., , , , und . ICCAD, Seite 78-85. IEEE, (2015)With Shared Microexponents, A Little Shifting Goes a Long Way., , , , , , , , , und 12 andere Autor(en). ISCA, Seite 83:1-83:13. ACM, (2023)Microscaling Data Formats for Deep Learning., , , , , , , , , und 23 andere Autor(en). CoRR, (2023)Accelerating Binarized Convolutional Neural Networks with Software-Programmable FPGAs., , , , , , , und . FPGA, Seite 15-24. ACM, (2017)The Celerity Open-Source 511-Core RISC-V Tiered Accelerator Fabric: Fast Architectures and Design Methodologies for Fast Chips., , , , , , , , , und 10 andere Autor(en). IEEE Micro, 38 (2): 30-41 (2018)A 1.4 GHz 695 Giga Risc-V Inst/s 496-Core Manycore Processor With Mesh On-Chip Network and an All-Digital Synthesized PLL in 16nm CMOS., , , , , , , , , und 11 andere Autor(en). VLSI Circuits, Seite 30-. IEEE, (2019)