( en | de | ru )

 

Disambiguierung von "Amarù, Luca Gaetano"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Majority Logic Synthesis for Spin Wave Technology.

, , , , und . DSD, Seite 691-694. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gaetano Romano

Gaetano Cicinnati

Onesimus Buatre Amaru

Mona Amaru

Gaetano Vitale

 

Weitere Publikationen von Autoren mit dem selben Namen

Logic optimization and synthesis: Trends and directions in industry., , , und . DATE, Seite 1303-1305. IEEE, (2017)Towards More Efficient Logic Blocks By Exploiting Biconditional Expansion (Abstract Only)., , , , und . FPGA, Seite 262. ACM, (2015)LUT-Based Optimization For ASIC Design Flow., , , , , , , , und . DAC, Seite 871-876. IEEE, (2021)Multiple Independent Gate FETs: How many gates do we need?, , , , und . ASP-DAC, Seite 243-248. IEEE, (2015)An efficient manipulation package for Biconditional Binary Decision Diagrams., , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Towards structured ASICs using polarity-tunable Si nanowire transistors., , , , , , und . DAC, Seite 123:1-123:4. ACM, (2013)Advanced system on a chip design based on controllable-polarity FETs., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Majority-based synthesis for nanotechnologies., , und . ASP-DAC, Seite 499-502. IEEE, (2016)Self-checking ripple-carry adder with Ambipolar Silicon NanoWire FET., , , , und . ISCAS, Seite 2127-2130. IEEE, (2013)Data compression via logic synthesis., , , und . ASP-DAC, Seite 628-633. IEEE, (2014)