Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Low-Noise Design Technique for High-Speed CMOS Optical Receivers., , , , , , und . IEEE J. Solid State Circuits, 49 (6): 1437-1447 (2014)A 25Gb/s 3D-integrated silicon photonics receiver in 65nm CMOS and PIC25G for 100GbE optical links., , , , , , und . ISCAS, Seite 2334-2337. IEEE, (2016)23.4 A 56Gb/s 300mW silicon-photonics transmitter in 3D-integrated PIC25G and 55nm BiCMOS technologies., , , , , und . ISSCC, Seite 404-405. IEEE, (2016)22.9 A 1310nm 3D-integrated silicon photonics Mach-Zehnder-based transmitter with 275mW multistage CMOS driver achieving 6dB extinction ratio at 25Gb/s., , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)A 25Gb/s low noise 65nm CMOS receiver tailored to 100GBASE-LR4., , , , , , und . ESSCIRC, Seite 221-224. IEEE, (2012)18.4 A 200GS/s 8b 20fJ/c-s Receiver with >60GHz AFE Bandwidth for 800Gb/s Optical Coherent Communications in 5nm FinFET., , , , , , , , , und 16 andere Autor(en). ISSCC, Seite 344-346. IEEE, (2024)A 5th order gm-C low-pass filter with ±3% cut-off frequency accuracy and 220MHz to 3.3GHz tuning-range in 28nm LP CMOS., , , , , und . ESSCIRC, Seite 351-354. IEEE, (2014)A 3D-integrated 25Gbps silicon photonics receiver in PIC25G and 65nm CMOS technologies., , , , , und . ESSCIRC, Seite 131-134. IEEE, (2014)18.3 An 8b 160GS/s 57GHz Bandwidth Time-Interleaved DAC and Driver-Based Transmitter with Adaptive Calibration for 800Gb/s Coherent Optical Applications in 5nm., , , , , , , , , und 18 andere Autor(en). ISSCC, Seite 342-344. IEEE, (2024)