( en | de | ru )

 

Disambiguierung von "Zhang, Zhiru"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
GraphZoom: A Multi-level Spectral Approach for Accurate and Scalable Graph Embedding.

, , , , und . ICLR, OpenReview.net, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhiru Shi

Zhang Zhang

Meng Zhang

Methods and implementations of road-network matching. TU München, (2009)

Shuying Zhang

Fuqing Zhang

 

Weitere Publikationen von Autoren mit dem selben Namen

GraphZoom: A Multi-level Spectral Approach for Accurate and Scalable Graph Embedding., , , , und . ICLR, OpenReview.net, (2020)Special Session: Machine Learning for Embedded System Design., , , , , , , , , und 1 andere Autor(en). CODES+ISSS, Seite 28-37. IEEE, (2023)Layout Symmetry Annotation for Analog Circuits with Graph Neural Networks., , , , , und . ASP-DAC, Seite 152-157. ACM, (2021)Enabling adaptive loop pipelining in high-level synthesis., , , und . ACSSC, Seite 131-135. IEEE, (2017)Architecture and Synthesis for Area-Efficient Pipelining of Irregular Loop Nests., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (11): 1817-1830 (2017)PokeBNN: A Binary Pursuit of Lightweight Accuracy., , und . CVPR, Seite 12465-12475. IEEE, (2022)Understanding Hyperdimensional Computing for Parallel Single-Pass Learning., , , und . NeurIPS, (2022)Architecture and synthesis for multi-cycle on-chip communication., , , , und . CODES+ISSS, Seite 77-78. ACM, (2003)Exact Memory- and Communication-aware Scheduling of DNNs on Pipelined Edge TPUs., , und . SEC, Seite 203-215. IEEE, (2022)High-level synthesis with timing-sensitive information flow enforcement., , , und . ICCAD, Seite 88. ACM, (2018)