( en | de | ru )

 

Disambiguierung von "Lanuzza, Marco"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Energy Aware Variation-Tolerant Writing Termination Control for STT-based Non Volatile Flip-Flops.

, , , und . ICECS, Seite 158-161. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Johannes Marcour

Hans-Ernst Marcolin

Monika Marcotty

Carlos Javier Marcos Navas

Massimiliano Marcon

 

Weitere Publikationen von Autoren mit dem selben Namen

Low bit rate image compression core for onboard space applications., , , , und . IEEE Trans. Circuits Syst. Video Techn., 16 (1): 114-128 (2006)Cost-effective low-power processor-in-memory-based reconfigurable datapath for multimedia applications., , und . ISLPED, Seite 161-166. ACM, (2005)Design of a sub-1-V nanopower CMOS current reference., , , und . ECCTD, Seite 1-4. IEEE, (2017)Device-to-System Level Simulation Framework for STT-DMTJ Based Cache Memory., , , und . ICECS, Seite 123-124. IEEE, (2019)An Energy Aware Variation-Tolerant Writing Termination Control for STT-based Non Volatile Flip-Flops., , , und . ICECS, Seite 158-161. IEEE, (2019)A 0.25-V, 5.3-pW Voltage Reference with 25-μV/°C Temperature Coefficient, 140-μV/V Line Sensitivity and 2, 200-μm2 Area in 180nm., , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)Assessment of STT-MRAMs based on double-barrier MTJs for cache applications by means of a device-to-system level simulation framework., , , , , , und . Integr., (2020)A 0.6V$-$1.8V Compact Temperature Sensor with 0.24°C Resolution, $\pm$1.4°C Inaccuracy and 1.06nJ per Conversion., , , , und . CoRR, (2022)Stability-Area Trade-off in Static CMOS PUF Based on 4T Subthreshold Voltage Divider., , , und . ICECS 2022, Seite 1-4. IEEE, (2022)RF-DC Multiplier for RF Energy Harvester based on 32nm and TFET technologies., , , , , , und . LASCAS, Seite 1-4. IEEE, (2021)