Autor der Publikation

Better-than-voltage scaling energy reduction in approximate SRAMs via bit dropping and bit reuse.

, , , und . PATMOS, Seite 132-139. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A new low-power high-speed single-clock-cycle binary comparator., , , und . ISCAS, Seite 317-320. IEEE, (2010)Impact of Process Variations on Pulsed Flip-Flops: Yield Improving Circuit-Level Techniques and Comparative Analysis., , , , und . PATMOS, Volume 6448 von Lecture Notes in Computer Science, Seite 180-189. Springer, (2010)An efficient hardware-oriented stereo matching algorithm., , , und . Microprocess. Microsystems, (2016)Optimization and evaluation of tapered-VTH approach for energy-efficient CMOS buffers., , und . ECCTD, Seite 592-595. IEEE, (2011)Efficient implementation of signed multipliers on FPGAs., , , und . Comput. Electr. Eng., (2024)Impact of Process Variations on Flip-Flops Energy and Timing Characteristics., , , , und . ISVLSI, Seite 458-459. IEEE Computer Society, (2010)Exploring well configurations for voltage level converter design in 28 nm UTBB FDSOI technology., , und . ICCD, Seite 499-504. IEEE Computer Society, (2015)Leakage energy reduction techniques in deep submicron cache memories: a comparative study., , , und . ISCAS, IEEE, (2006)Designing Low-Power and High-Speed FPGA-Based Binary Decision Tree Hardware Accelerators., , und . AII, Seite 57-72. (2022)A New Optimized High-Speed Low-Power Data-Driven Dynamic (D3L) 32-Bit Kogge-Stone Adder., und . PATMOS, Volume 5953 von Lecture Notes in Computer Science, Seite 357-366. Springer, (2009)